(812) 309-78-59
(495) 223-46-76
ÖVE/ÖNORM EN 61523-2:2003-09
Delay and power calculation standards - Part 2: Pre-layout delay calculation specification for CMOS ASIC libraries (IEC 61523-2:2002)
Действует
Печатная копияПечатное издание
240.78 € (включая НДС 20%)
Разработчик:
Зарубежные/ON
ICS:
31.200 Integrated. Including electronic chips, logical and analogue microstructures / Интегральные схемы. Микроэлектроника. Включая электронные микросхемы, логические и аналоговые микроструктуры35.240.50 IT applications in industry. Including design automation / Применение информационных технологий в промышленности. Включая автоматизацию проектирования
Описание
The standard specifies the pre-layout delay calculation method for CMOS (Complementary metal oxide semiconductor) ASIC (Application-Specific Integrated Circuits) Libraries which contains cell based primitives and memories to be used during the pre-layout design phase of Logic simulation, Timing verification, and Logic synthesis.
Ключевые слова:
Elektrotechnik, Berechnung, Verzögerung, Leistungsaufnahme, Chip, CMOS, ASIC, Begriffe, Terminologie, Entwurfsberechnung, integrierte Schaltung, integrierter Speicherschaltkreis, rechnergestützte Steuerung, Verzögerungsschaltung, Verzögerungszeit